信號(hào)工程師崗位職責(zé)（11篇范文）

第1篇 信號(hào)工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專(zhuān)業(yè)通信物理層協(xié)議,設(shè)計(jì)對(duì)應(yīng)的模塊;

2.模塊開(kāi)發(fā)調(diào)試,測(cè)試等;

3.射頻驅(qū)動(dòng)開(kāi)發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護(hù)等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類(lèi)相關(guān)專(zhuān)業(yè);

2.3年以上相關(guān)崗位經(jīng)驗(yàn),特別優(yōu)秀的可放寬經(jīng)驗(yàn)要求。

第2篇 數(shù)字信號(hào)處理軟件工程師崗位職責(zé)

數(shù)字信號(hào)處理軟件工程師 職責(zé):汽車(chē)傳感器的數(shù)字信號(hào)處理和多傳感器融合算法的工程實(shí)現(xiàn)、優(yōu)化和研發(fā)測(cè)試。

要求:1、通信、電子、軟件、儀器、機(jī)械電子、自動(dòng)化、航空航天及相關(guān)專(zhuān)業(yè);

2、深入理解數(shù)字信號(hào)處理算法、濾波及優(yōu)化理論的算法和原理;

3、具備扎實(shí)的c/c++編程經(jīng)驗(yàn)和能力;

4、理解嵌入式系統(tǒng)架構(gòu)體系,具備arm和dsp嵌入式平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn);

5、溝通及理解能力強(qiáng),具備自我激勵(lì)能力;

6、具備雷達(dá)系統(tǒng)、超聲波系統(tǒng)或者圖像傳感器的開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;

7、具備其他車(chē)載系統(tǒng)產(chǎn)品開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;

8、熟練閱讀英語(yǔ)文獻(xiàn)(大學(xué)六級(jí)以上)優(yōu)先。 職責(zé):汽車(chē)傳感器的數(shù)字信號(hào)處理和多傳感器融合算法的工程實(shí)現(xiàn)、優(yōu)化和研發(fā)測(cè)試。

要求:1、通信、電子、軟件、儀器、機(jī)械電子、自動(dòng)化、航空航天及相關(guān)專(zhuān)業(yè);

2、深入理解數(shù)字信號(hào)處理算法、濾波及優(yōu)化理論的算法和原理;

3、具備扎實(shí)的c/c++編程經(jīng)驗(yàn)和能力;

4、理解嵌入式系統(tǒng)架構(gòu)體系,具備arm和dsp嵌入式平臺(tái)開(kāi)發(fā)經(jīng)驗(yàn);

5、溝通及理解能力強(qiáng),具備自我激勵(lì)能力;

6、具備雷達(dá)系統(tǒng)、超聲波系統(tǒng)或者圖像傳感器的開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;

7、具備其他車(chē)載系統(tǒng)產(chǎn)品開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;

8、熟練閱讀英語(yǔ)文獻(xiàn)(大學(xué)六級(jí)以上)優(yōu)先。

第3篇 信號(hào)處理算法工程師崗位職責(zé)

信號(hào)處理算法工程師 崗位描述:

1. 負(fù)責(zé)傳感器的嵌入式信號(hào)處理算法研究與工程實(shí)現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實(shí)現(xiàn)對(duì)傳感器數(shù)據(jù)的采集、整理;

3. 通過(guò)仿真和實(shí)際數(shù)據(jù)評(píng)價(jià),持續(xù)優(yōu)化信號(hào)處理算法,提升產(chǎn)品性能;

4. 負(fù)責(zé)相關(guān)技術(shù)文檔編寫(xiě)。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類(lèi)相關(guān)專(zhuān)業(yè)背景,3 年以上相關(guān)經(jīng)驗(yàn);

2. 具有良好的通信與數(shù)字信號(hào)處理理論基礎(chǔ),熟悉信號(hào)處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達(dá)信號(hào)處理工程經(jīng)驗(yàn)者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語(yǔ)言進(jìn)行 獨(dú)立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開(kāi)發(fā)流程;

6. 具有較好的數(shù)模電路、信號(hào)與系統(tǒng)基礎(chǔ)知識(shí),能熟練使用相關(guān)儀器進(jìn)行信號(hào)采集/測(cè)試;

7. 具有較強(qiáng)的上進(jìn)心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。 崗位描述:

1. 負(fù)責(zé)傳感器的嵌入式信號(hào)處理算法研究與工程實(shí)現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實(shí)現(xiàn)對(duì)傳感器數(shù)據(jù)的采集、整理;

3. 通過(guò)仿真和實(shí)際數(shù)據(jù)評(píng)價(jià),持續(xù)優(yōu)化信號(hào)處理算法,提升產(chǎn)品性能;

4. 負(fù)責(zé)相關(guān)技術(shù)文檔編寫(xiě)。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類(lèi)相關(guān)專(zhuān)業(yè)背景,3 年以上相關(guān)經(jīng)驗(yàn);

2. 具有良好的通信與數(shù)字信號(hào)處理理論基礎(chǔ),熟悉信號(hào)處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達(dá)信號(hào)處理工程經(jīng)驗(yàn)者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語(yǔ)言進(jìn)行 獨(dú)立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開(kāi)發(fā)流程;

6. 具有較好的數(shù)模電路、信號(hào)與系統(tǒng)基礎(chǔ)知識(shí),能熟練使用相關(guān)儀器進(jìn)行信號(hào)采集/測(cè)試;

7. 具有較強(qiáng)的上進(jìn)心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。

第4篇 信號(hào)監(jiān)理工程師崗位職責(zé)

工作內(nèi)容:

(一)對(duì)建設(shè)單位相關(guān)質(zhì)量行為進(jìn)行監(jiān)督;

(二) 對(duì)勘察設(shè)計(jì)、施工、系統(tǒng)集成、用戶(hù)管線建設(shè)、監(jiān)理等單位的相關(guān)質(zhì)量行為進(jìn)行監(jiān)督;

(三) 對(duì)各參建單位和人員的資質(zhì)和資格進(jìn)行監(jiān)督;

(四) 對(duì)參建單位執(zhí)行通信工程建設(shè)強(qiáng)制性標(biāo)準(zhǔn)的情況進(jìn)行監(jiān)督;

崗位要求:

1、具備良好的溝通能力和表達(dá)能力,思維敏捷、有團(tuán)隊(duì)協(xié)作精神。

2、持監(jiān)理工程師證書(shū)或培訓(xùn)證書(shū)者優(yōu)先錄取。

3、能服從公司統(tǒng)一調(diào)配,適應(yīng)長(zhǎng)期出差者優(yōu)先錄取。

4、通信、信號(hào)相關(guān)專(zhuān)業(yè)或工作經(jīng)驗(yàn),大專(zhuān)以上學(xué)歷。

5、從事現(xiàn)場(chǎng)監(jiān)理工作3年以上。

第5篇 數(shù)字信號(hào)處理工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專(zhuān)業(yè)通信物理層協(xié)議,設(shè)計(jì)對(duì)應(yīng)的模塊;

2.模塊開(kāi)發(fā)調(diào)試,測(cè)試等;

3.射頻驅(qū)動(dòng)開(kāi)發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護(hù)等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類(lèi)相關(guān)專(zhuān)業(yè);

2.3年以上相關(guān)崗位經(jīng)驗(yàn),特別優(yōu)秀的可放寬經(jīng)驗(yàn)要求。

第6篇 數(shù)字信號(hào)處理算法工程師崗位職責(zé)

利用大數(shù)據(jù)和數(shù)據(jù)融合,負(fù)責(zé)公司室內(nèi)外定位算法的優(yōu)化與實(shí)現(xiàn)

職位要求:

1. 計(jì)算機(jī)、軟件工程、物理、應(yīng)用數(shù)學(xué)相關(guān)專(zhuān)業(yè),本科及以上學(xué)歷;

2. 精通c/c++和基本數(shù)據(jù)結(jié)構(gòu)

3. 優(yōu)秀的數(shù)學(xué)基礎(chǔ)(線性代數(shù)、代數(shù)、統(tǒng)計(jì)、數(shù)學(xué)分析,凸優(yōu)化);

4. 優(yōu)秀的算法設(shè)計(jì)、實(shí)現(xiàn)、優(yōu)化能力。 工作內(nèi)容:

利用大數(shù)據(jù)和數(shù)據(jù)融合,負(fù)責(zé)公司室內(nèi)外定位算法的優(yōu)化與實(shí)現(xiàn)

職位要求:

1. 計(jì)算機(jī)、軟件工程、物理、應(yīng)用數(shù)學(xué)相關(guān)專(zhuān)業(yè),本科及以上學(xué)歷;

2. 精通c/c++和基本數(shù)據(jù)結(jié)構(gòu)

3. 優(yōu)秀的數(shù)學(xué)基礎(chǔ)(線性代數(shù)、代數(shù)、統(tǒng)計(jì)、數(shù)學(xué)分析,凸優(yōu)化);

4. 優(yōu)秀的算法設(shè)計(jì)、實(shí)現(xiàn)、優(yōu)化能力。

第7篇 信號(hào)處理工程師崗位職責(zé)

崗位職責(zé):

1.閱讀專(zhuān)業(yè)通信物理層協(xié)議,設(shè)計(jì)對(duì)應(yīng)的模塊;

2.模塊開(kāi)發(fā)調(diào)試,測(cè)試等;

3.射頻驅(qū)動(dòng)開(kāi)發(fā)調(diào)試;

4.量產(chǎn)產(chǎn)品維護(hù)等。

任職資格:

1.本科以上學(xué)歷,通信或者電子類(lèi)相關(guān)專(zhuān)業(yè);

2.3年以上相關(guān)崗位經(jīng)驗(yàn),特別優(yōu)秀的可放寬經(jīng)驗(yàn)要求。

第8篇 信號(hào)設(shè)計(jì)工程師崗位職責(zé)

工作職責(zé):

1)根據(jù)指標(biāo)要求制定模塊的specification;

2)負(fù)責(zé)模擬和混合信號(hào)ic電路的設(shè)計(jì)和仿真;

3)負(fù)責(zé)指導(dǎo)版圖工程師完成電路的版圖設(shè)計(jì);

4)制定芯片的測(cè)試計(jì)劃,并在流片后配合芯片測(cè)試;

5)負(fù)責(zé)芯片設(shè)計(jì)過(guò)程中相關(guān)設(shè)計(jì)文檔的寫(xiě)作。

能力要求:

1)碩士以上學(xué)歷,電子工程學(xué)或微電子學(xué)專(zhuān)業(yè)畢業(yè),三年以上相關(guān)工作經(jīng)驗(yàn)者優(yōu)先;

2)熟悉adc(sar/pipeline/ds-adc)的設(shè)計(jì)和仿真;

3)熟悉cmos工藝模擬集成電路設(shè)計(jì)、流片和測(cè)試流程;

4)熟悉linux系統(tǒng)以及cadence spectre, matlab, verilog-a等設(shè)計(jì)軟件和語(yǔ)言的使用;

5)掌握數(shù)字信號(hào)處理相關(guān)知識(shí)。

第9篇 信號(hào)算法工程師崗位職責(zé)

信號(hào)處理算法工程師 崗位描述:

1. 負(fù)責(zé)傳感器的嵌入式信號(hào)處理算法研究與工程實(shí)現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實(shí)現(xiàn)對(duì)傳感器數(shù)據(jù)的采集、整理;

3. 通過(guò)仿真和實(shí)際數(shù)據(jù)評(píng)價(jià),持續(xù)優(yōu)化信號(hào)處理算法,提升產(chǎn)品性能;

4. 負(fù)責(zé)相關(guān)技術(shù)文檔編寫(xiě)。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類(lèi)相關(guān)專(zhuān)業(yè)背景,3 年以上相關(guān)經(jīng)驗(yàn);

2. 具有良好的通信與數(shù)字信號(hào)處理理論基礎(chǔ),熟悉信號(hào)處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達(dá)信號(hào)處理工程經(jīng)驗(yàn)者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語(yǔ)言進(jìn)行 獨(dú)立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開(kāi)發(fā)流程;

6. 具有較好的數(shù)模電路、信號(hào)與系統(tǒng)基礎(chǔ)知識(shí),能熟練使用相關(guān)儀器進(jìn)行信號(hào)采集/測(cè)試;

7. 具有較強(qiáng)的上進(jìn)心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。 崗位描述:

1. 負(fù)責(zé)傳感器的嵌入式信號(hào)處理算法研究與工程實(shí)現(xiàn);

2. 配合硬件工程師、嵌入式軟件工程師實(shí)現(xiàn)對(duì)傳感器數(shù)據(jù)的采集、整理;

3. 通過(guò)仿真和實(shí)際數(shù)據(jù)評(píng)價(jià),持續(xù)優(yōu)化信號(hào)處理算法,提升產(chǎn)品性能;

4. 負(fù)責(zé)相關(guān)技術(shù)文檔編寫(xiě)。

崗位要求:

1. 本科以上學(xué)歷,數(shù)學(xué)、電子信息類(lèi)相關(guān)專(zhuān)業(yè)背景,3 年以上相關(guān)經(jīng)驗(yàn);

2. 具有良好的通信與數(shù)字信號(hào)處理理論基礎(chǔ),熟悉信號(hào)處理原理與方法,精通 matlab 等 算法工具;

3. 具有高速 ad 采樣、高速 da 回放、雷達(dá)信號(hào)處理工程經(jīng)驗(yàn)者優(yōu)先;

4. 熟悉 xilinx fpga、dsp、stm32 等處理器,能夠使用 c、verilog、vhdl 等語(yǔ)言進(jìn)行 獨(dú)立編程;

5. 熟悉 ise、vivado、system generator 等 fpga 控制及算法開(kāi)發(fā)流程;

6. 具有較好的數(shù)模電路、信號(hào)與系統(tǒng)基礎(chǔ)知識(shí),能熟練使用相關(guān)儀器進(jìn)行信號(hào)采集/測(cè)試;

7. 具有較強(qiáng)的上進(jìn)心,有協(xié)作精神,執(zhí)行力高,吃苦耐勞。

第10篇 雷達(dá)信號(hào)處理工程師崗位職責(zé)

崗位職責(zé):

負(fù)責(zé)雷達(dá)信號(hào)處理算法開(kāi)發(fā)和實(shí)現(xiàn)相關(guān)工作

崗位要求:

1、電子工程、通信工程和信息工程等專(zhuān)業(yè)研究生及以上學(xué)歷;

2、熟悉動(dòng)目標(biāo)指示雷達(dá)、成像雷達(dá)工作原理和相關(guān)算法;

3、精通matlab編程和c語(yǔ)言編程;

4、有相關(guān)項(xiàng)目工程經(jīng)驗(yàn)者優(yōu)先,發(fā)表過(guò)高水平論文者優(yōu)先。

第11篇 信號(hào)完整性工程師崗位職責(zé)

信號(hào)完整性工程師 捷普集團(tuán) jabil 綠興(無(wú)錫)電子科技有限公司,綠興 jsummary

概述

take the major responsibility for signal integrity design for server, storage, and networking switch projects. provide necessary inputs regarding high-speed signal quality and design constraints to electronics designers for signal & design quality assurance. drive innovation and continuous improvement within jabil circuit by harnessing new technologies and methodologies. provide exceptional support to external and internal customers, team members, and other persons through technical project coordination.

essential duties and responsibilities include the following. other duties may be assigned.

主要責(zé)任包括以下所列及其他:

? responsible for the high-speed signal pre-simulation and post-simulation, layout constraints preparation, and pcb stackup design.

? perform system level’s signal integrity and timing analysis on boards, packages, connectors and asics etc。

? cooperate with spit(signal, power integrity test) engineers to develop spit test plans

? correlate si simulations with spit measurements to validate the modeling methodology

? contribute to the design trade-offs and evaluation of mechanical, electrical, and thermal performance of both components level and system level

? cooperate with electronics engineers for signal issues & lab debug

? develop quotations ands schedules for development programs with little or no assistance.

在很少或沒(méi)有協(xié)助的情況下,提出開(kāi)發(fā)計(jì)劃的報(bào)價(jià)和時(shí)間進(jìn)度。

? work concurrently with jabil cad services, business unit management, manufacturing, test, purchasing, and quality departments through the design phase of a program. work to provide a design that not only meets the customer’s criteria, but is also of high quality, cost effective, and manufacturable.

在整個(gè)項(xiàng)目設(shè)計(jì)階段與捷普的cad服務(wù)、商務(wù)管理、制造、測(cè)試、采購(gòu)、以及質(zhì)量等部門(mén)共同工作,提供既能滿足用戶(hù)標(biāo)準(zhǔn)、又能滿足高質(zhì)量、低成本、可制造的設(shè)計(jì)。

? provide business unit management / business development with timely and accurate design quotations to aid in the quoting process.

協(xié)助在報(bào)價(jià)階段向商務(wù)管理/商務(wù)開(kāi)發(fā)部門(mén)提供及時(shí)準(zhǔn)確的設(shè)計(jì)報(bào)價(jià)

? help business unit management / business development in the decision of the feasibility and technological merit of new opportunities.

幫助商務(wù)管理/商務(wù)開(kāi)發(fā)部門(mén)進(jìn)行新機(jī)會(huì)的可行性與科技價(jià)值決策

? support production discrepancies by incorporating fixes into subsequent revisions in a timely manner.

對(duì)由于后續(xù)版本改進(jìn)而引入的生產(chǎn)上的差異提供及時(shí)支持

? record all ideas, sketches, and pertinent conversations in design engineering approved log book or design notebook.

在核準(zhǔn)的設(shè)計(jì)工程日志本中記錄所有的觀點(diǎn)、草圖、以及相關(guān)的會(huì)談情況

? use spc data collected in production in subsequent programs to ensure continuing improvement in designs.

利用生產(chǎn)過(guò)程中收集的spc數(shù)據(jù)在隨后的過(guò)程中確保設(shè)計(jì)的不斷改進(jìn)

? be responsible for directing the design technicians on their assigned projects.

負(fù)責(zé)設(shè)計(jì)技術(shù)人員在其分配項(xiàng)目中的指導(dǎo)

? stay abreast of the latest technology and techniques to provide designs that are competitive and cost effective.

與最新的技術(shù)和工藝保持同步以使提出的設(shè)計(jì)具有競(jìng)爭(zhēng)力和成本效益

? exercises judgment within defined procedures and practices to determine appropriate action.

在規(guī)定的流程和實(shí)踐中實(shí)施判斷并采取適當(dāng)?shù)男袆?dòng)

? adhere to all safety and health rules and regulations associated with this position and as directed by supervisor.

根據(jù)主管的指示,遵守與這個(gè)職位相關(guān)的所有安全衛(wèi)生的規(guī)章制度。

? comply and follow all procedures within the company security policy.

遵守公司安全政策的流程

minimum requirements

基本要求

? bachelor's degree, master’s preferred, in engineering or equivalent with 4+ years related experience in pc/server/storage high signal simulation

? proficient with board level’s reflection, cross-talk, ground bounce, bypassing techniques for power/ground noise reduction, termination techniques for reflection noise control

? proficient with on chip si including core noise modeling, on chip crosstalk, i/o selection, chip pin-out assignment, package selection and pin-out arrangement

? proficient with pcb cross-section design and trade-off, serdes channel analysis and pcb stack-up calculation etc.

? proficient with 2-d/3-d cad tools such as allegro and mentor and competent for spit (signal/power integrity test) measurement

? good working knowledge in various electronics test and measurement instruments like signal generators, logic analyzer, network analyzer, bus protocols analyzer, and oscilloscope etc.

? familiar with pcie gen3/4, ddrx, clock sas/sata, and other serdes signal integrity and power plane dc drop simulation

? preferred knowledge

? experience of working in medium sized multidisciplinary development teams

? good english speaking and literacy

? the successful candidate will be a self-motivated individual capable of working with a minimum of supervision in a dynamic team environment. good interpersonal skills: be able to communicate in english with members of other teams, departments and clients; as a high degree of liaison is needed.