第1篇 驗證工程師崗位職責(zé)職位要求
職責(zé)描述：
1、負(fù)責(zé)測主板驗證測試工作 2、負(fù)責(zé)編寫測試報告 3、負(fù)責(zé)制作測試治具 人員要求： 1.負(fù)責(zé)公司自主研發(fā)的電腦主板驗證； 2.主要驗證包括主板的bios、driver、功能性、穩(wěn)定性和兼容性； 3.初步分析驗證中出現(xiàn)的問題，查明故障原因； 4.協(xié)助研發(fā)部門調(diào)試bios和修改設(shè)計以利完善產(chǎn)品。 5.具備計算器軟硬件基礎(chǔ)知識，對計算器硬件有濃厚興趣； 6.工作主動、認(rèn)真負(fù)責(zé)，吃苦耐勞，責(zé)任心強 7.具備工控主板、整機測試經(jīng)驗者優(yōu)先
崗位要求：
學(xué)歷要求：大專
語言要求：不限
年齡要求：不限
工作年限：不限
第2篇 芯片設(shè)計驗證工程師崗位職責(zé)
芯片設(shè)計驗證工程師 瀚芯咨詢 上海瀚芯商務(wù)咨詢有限公司,瀚芯咨詢,瀚芯 soc 芯片設(shè)計驗證工程師 asic verification engineer
position: ic design verification engineer, or above level
location: shanghai
responsibilities:
-understanding the expected functionality of designs.
-developing testing and regression plans.
-verification with verilog / system verilog / uvm
-setup verification testbench in module level and chip level, define and execute verification plan with full functional coverage.
-designing and developing verification environment.
-running rtl and gate-level simulations/regression.
-code/functional coverage development, analysis and closure.
requirements:
-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.
-system verilog, vmm/ovm/uvm verification methdology.
-industry standard asic design and verification
-master's degree with 5+ years of experience
第3篇 驗證測試工程師崗位職責(zé)
驗證測試工程師 the qualification requirements are as follows:
1>; bachelor or master degree at electronics or electrical or auto control
2>; at least 5 years tester equipment design experience,have experience on ups ate design is preferred
3>; good at labview and test stand develop
4>; good at can,gpib,rs232 communication,
5>; good communication skill the qualification requirements are as follows:
1>; bachelor or master degree at electronics or electrical or auto control
2>; at least 5 years tester equipment design experience,have experience on ups ate design is preferred
3>; good at labview and test stand develop
4>; good at can,gpib,rs232 communication,
5>; good communication skill
第4篇 數(shù)字芯片驗證工程師崗位職責(zé)、要求
數(shù)字芯片驗證工程師職位要求
1. 本科3年，碩士2年以上soc驗證經(jīng)驗；
2. 熟悉verilog語言及仿真技術(shù)；
3. 熟悉systemverilog和uvm；
4. 熟悉c/c++語言，熟悉linux下shell/perl/python等腳本編程；
5. 具有以下一種或多種驗證經(jīng)驗優(yōu)先，soc總線協(xié)議(amba， ocp等)，ip驗證經(jīng)驗者優(yōu)先(ethernet， usb， i2c，i2s ，spi ，uart等)，有數(shù)模混合仿真經(jīng)驗。
數(shù)字芯片驗證工程師崗位職責(zé)
1.參與ip和soc的數(shù)字部分功能仿真驗證和fpga原形驗證；
2.根據(jù)設(shè)計規(guī)范制定驗證方案；
3.編寫和維護測試用例，完成回歸測試；
4.驗證環(huán)境及平臺的開發(fā)與維護。
第5篇 設(shè)計驗證工程師崗位職責(zé)
epb算法設(shè)計與驗證工程師 上海匯眾 上海匯眾汽車制造有限公司,上海匯眾,匯眾 招 聘 崗位: epb算法設(shè)計與驗證工程師
工 作 地點: 上海市浦東南路1493號
數(shù) 量: 2人
學(xué) 歷 要求: 碩士及以上學(xué)歷
專 業(yè) 要求: 車輛工程、控制工程或相關(guān)專業(yè)
英 語 能力: 英語cet6以上
經(jīng) 歷 要求: 有3年以上底盤電控產(chǎn)品開發(fā)經(jīng)歷
性 別 要求: 不限
年 齡 要求: 不限
經(jīng) 驗 要求: 3年以上底盤電控產(chǎn)品的控制算法的設(shè)計驗證經(jīng)驗
其 他 要求: 熱愛這個行業(yè)、勤學(xué)肯干,具有團隊協(xié)作精神
工作職責(zé):
1)根據(jù)電子駐車系統(tǒng)(epb)算法代碼進行控制算法驗證工作;
2)利用相關(guān)的工具,如tessy,qac,polyspace等進行軟件單元測試;
3)編寫算法軟件單元測試用例;
4)撰寫控制算法軟件驗證相關(guān)的報告和文檔;
5)熟悉軟件釋放流程,管控軟件發(fā)布質(zhì)量。
優(yōu)先經(jīng)驗和技能:
1)精通控制理論;具有汽車系統(tǒng)動力學(xué)、制動系統(tǒng)等專業(yè)知識;
2)具有開發(fā)電子制動系統(tǒng)項目的經(jīng)歷者優(yōu)先,包括epb、abs、tcs、esp等;
3)熟練使用matlab/simulink等建模工具; 熟練使用tessy,qac,polyspace等測試軟件;熟悉c語言;
4)熟悉misra c規(guī)則;
5)有歐美外資、合資企業(yè)的工作經(jīng)歷者優(yōu)先。
第6篇 數(shù)字驗證工程師崗位職責(zé)
數(shù)字驗證工程師 工作描述
1.根據(jù)設(shè)計規(guī)范制定測試計劃。
2. 設(shè)計和發(fā)展核查環(huán)境
3. 創(chuàng)建uvm測試用例
4. 創(chuàng)建代碼和函數(shù)覆蓋報告。
工作要求
1. 電子工程、計算機或相關(guān)專業(yè),碩士學(xué)歷2年以上學(xué)歷,本科5年以上asic設(shè)計或驗證工作經(jīng)驗。
2.熟悉verilog和rtl設(shè)計
3.熟悉system-verilog和uvm驗證方法
4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先
5.熟悉數(shù)字信號處理知識者優(yōu)先
6.善于解決問題和溝通 工作描述
1.根據(jù)設(shè)計規(guī)范制定測試計劃。
2. 設(shè)計和發(fā)展核查環(huán)境
3. 創(chuàng)建uvm測試用例
4. 創(chuàng)建代碼和函數(shù)覆蓋報告。
工作要求
1. 電子工程、計算機或相關(guān)專業(yè),碩士學(xué)歷2年以上學(xué)歷,本科5年以上asic設(shè)計或驗證工作經(jīng)驗。
2.熟悉verilog和rtl設(shè)計
3.熟悉system-verilog和uvm驗證方法
4.熟悉腳本語言(perl、tcl、sh等)者優(yōu)先
5.熟悉數(shù)字信號處理知識者優(yōu)先
6.善于解決問題和溝通
第7篇 系統(tǒng)驗證工程師崗位職責(zé)
? 測試任務(wù)包括:
o 獨立承擔(dān)測試任務(wù),設(shè)計合理的測試計劃及測試用例
o 執(zhí)行測試用例,缺陷報告及跟蹤
o 能與同事、跨部門的組織或個人進行協(xié)作,完成聯(lián)調(diào)、集成測試
o 參與自動化用例的編寫,設(shè)計&參與產(chǎn)品的性能、安全測試
o 編寫并維護測試文檔,測試幫助手冊
? 保證被測系統(tǒng)的質(zhì)量,能引入比較好的思想和方法,設(shè)計、優(yōu)化、執(zhí)行測試過程
? 從用戶角度對產(chǎn)品、流程提出持續(xù)性改進意見,與項目團隊共同提高軟件品質(zhì)
任職資質(zhì)
? 工作積極主動,執(zhí)行力強,良好的英語溝通能力
? 本科5年以上,碩士3年以上軟件測試工作經(jīng)驗
? 熟悉linux操作系統(tǒng)
? 熟悉軟件測試流程,掌握軟件測試?yán)碚摷胺椒?并能熟練使用常見的測試工具
? 具備良好的需求理解能力、溝通協(xié)調(diào)能力和團隊合作精神
? 具有較強的邏輯思維與綜合概括能力,良好的文檔編寫習(xí)慣和能力
? 理解車聯(lián)網(wǎng)架構(gòu)、通信鏈路,熟悉tcp/ip,http協(xié)議
? 有專項測試經(jīng)驗者優(yōu)先考慮如:自動化,性能,安全
? 熟悉canoe /spy3 /peak-can等總線工具者優(yōu)先考慮
? 熟悉python /shell等腳本者優(yōu)先考慮
第8篇 產(chǎn)品驗證測試工程師崗位職責(zé)
工作職責(zé):
1.負(fù)責(zé)無人車相關(guān)傳感器、設(shè)備的全方面驗證工作
2.與團隊合作搭建驗證相關(guān)軟硬件平臺，制定驗證測試標(biāo)準(zhǔn)
3.建立與維護驗證管理體系流程
申請要求:
1.本科及以上學(xué)歷，電子信息或計算機相關(guān)專業(yè)
2.具有嚴(yán)謹(jǐn)?shù)墓ぷ鲬B(tài)度及思維模式，熟悉產(chǎn)品驗證方法流程
3.動手能力強，能夠主導(dǎo)設(shè)計搭建驗證所需的環(huán)境條件
4.具備扎實的軟硬件知識基礎(chǔ)，有開發(fā)能力者優(yōu)先
5.具備優(yōu)秀的數(shù)理邏輯思維能力
6.英語讀寫聽說能力強者優(yōu)先
第9篇 數(shù)字電路驗證工程師崗位職責(zé)
1. 負(fù)責(zé)制定驗證計劃,并根據(jù)計劃完成模塊驗證或子系統(tǒng)驗證;
2. 負(fù)責(zé)驗證相關(guān)文檔的撰寫工作;
3. 負(fù)責(zé)模塊在產(chǎn)品開發(fā)階段的技術(shù)支持工作;
4. 負(fù)責(zé)與軟件溝通模塊使用流程和場景,豐富驗證case;
5. 負(fù)責(zé)低功耗驗證相關(guān)工作;
6. 負(fù)責(zé)芯片時序仿真;
7. 負(fù)責(zé)量產(chǎn)測試所需的模塊驗證case設(shè)計與實現(xiàn);
8. 負(fù)責(zé)芯片的驗證平臺開發(fā),負(fù)責(zé)驗證技術(shù)跟蹤與演進;
9. 研究新的驗證方法和驗證工具并加以應(yīng)用。
所需資歷:
1. 學(xué)歷/所受培訓(xùn):通信、電子工程、微電子等相關(guān)專業(yè)碩士以上學(xué)歷(本科專業(yè)經(jīng)驗豐富者同等考慮)
2. 能力要求:兩年以上數(shù)字集成電路驗證經(jīng)驗;精通驗證語言和驗證方法學(xué);掌握完整驗證流程;熟練使用驗證工具、方法學(xué);精通systemverilog和verilog語言;熟練使用eda驗證工具
5. 其它要求:有較好的英語讀寫能力;有較強的責(zé)任心,認(rèn)真細(xì)致;有較強的自我學(xué)習(xí)能力;良好的英語聽、說、讀、寫能力;良好的溝通協(xié)作能力
第10篇 ic設(shè)計驗證工程師崗位職責(zé)
ic設(shè)計驗證工程師 西安紫光國芯半導(dǎo)體有限公司 西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯 以下招聘職位均為公司設(shè)計服務(wù)部門的工程師職位,為上海大型國際ic公司以及國內(nèi)頂端ic公司提供on-site設(shè)計服務(wù)。
西安紫光國芯的設(shè)計服務(wù)部門能夠提供高端設(shè)計服務(wù),具備從設(shè)計規(guī)格到芯片流片完整流程的設(shè)計經(jīng)驗,包括:設(shè)計實現(xiàn)、功能驗證、綜合和dft、物理實現(xiàn)、時序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計和流片,幫助客戶低成本的、高效的實現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計公司以及國內(nèi)頂端芯片設(shè)計公司,具備一流的技術(shù)及設(shè)計環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。
我們各個業(yè)務(wù)板塊均提供先進的設(shè)計開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會及商業(yè)保險。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!
responsibilities:
1. according to the design specification, be responsible for the verification plan and verification objective definition.
2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.
3. work with random verification methodology(vmm, ovm, uvm, erm)
4. work as an independent verification engineers to check the design functionality at soc module level and chip level.
5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.
6. verilog or vhdl coding according to design specification or external/internal ip integration.
7. support the post simulation with gate-level verilog or vhdl net list.
requirements:
1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.
2. experience with verification language (specman/e-language, system-verilog, vera)
3. experience with rtl coding and simulators (modelsim, nc-sim).
4. basic knowledge of script language (perl, tcl, c-language and so on)
5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.
6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.
7. team oriented, love to work in young, international and highly motivated teams.
8. good command of english
第11篇 ic驗證工程師崗位職責(zé)
ic驗證工程師 采微科技 上海采微電子科技有限公司,上海采微科技,采微科技 senior/staff verification engineer or manager
responsibilities:
- participate/lead asic digital verification for cpu/soc projects;
- create verification plans with designers;
- develop dv architecture and verification environment;
- verification execution and sign-off;
skills mandatory:
- excellent team working style;
- solid ip/soc verification background:
- mass production for verified ip/soc
- production experiences on verification strategies and testplans;
- proficiency in uvm for testbench creation, debug, reuse, constrained-random stimulus and functional coverage;
- expert level knowledge of verification tools ;
- familiar with linux, csh/python or any script languages;
skills plus:
- production experience on simulation acceleration solution;
- familiar with x86 architecture is a big plus, especially on pci express;
- familiar with any risc architecture (arm, mips, .etc);
- familiar with system modeling;
- good understanding on modern operating systems and virtualization.
高級/工作人員驗證工程師或經(jīng)理
職責(zé):
- 參與/領(lǐng)導(dǎo)針對cpu / soc項目的asic數(shù)字驗證;
- 與設(shè)計師制定驗證計劃;
- 開發(fā)dv架構(gòu)和驗證環(huán)境;
- 驗證執(zhí)行和簽名;
技能強制:
- 優(yōu)秀的團隊合作精神;
- 固體ip / soc驗證背景:
- 批量生產(chǎn)的驗證ip / soc
- 驗證策略和測試計劃的生產(chǎn)經(jīng)驗;
- 熟練的uvm測試臺創(chuàng)建,調(diào)試,重用,約束隨機刺激和功能覆蓋;
- 驗證工具的專家級知識;
- 熟悉linux,csh / python或任何腳本語言;
技能加:
- 模擬加速解決方案的生產(chǎn)經(jīng)驗;
- 熟悉x86架構(gòu)是一大優(yōu)勢,特別是在pci express上;
- 熟悉任何risc架構(gòu)(arm,mips,.etc);
- 熟悉系統(tǒng)建模;
- 對現(xiàn)代操作系統(tǒng)和虛擬化的良好理解。
第12篇 硬件驗證工程師崗位職責(zé)
崗位職責(zé):
1.從事集成電路設(shè)計工作;
2.主要完成集成電路設(shè)計中的硬件設(shè)計、驗證設(shè)計、樣片測試、參數(shù)標(biāo)定工作;
3.硬件設(shè)計:使用eda軟件、電子產(chǎn)品有針對設(shè)計原理圖、pcb、調(diào)試;
4.驗證設(shè)計:編寫軟件(c、匯編)配合pcb板有針對性進行功能驗證;
5.樣片測試:編寫軟件、設(shè)計硬件對工程樣片進行功能、參數(shù)測試,編寫文檔;
6.參數(shù)標(biāo)定:分析樣片測試中的數(shù)據(jù)、編寫文檔,完成芯片ac/dc參數(shù)標(biāo)定。
職位要求:
1.大學(xué)本科及以上學(xué)歷,至少具備一年工作經(jīng)驗;
2.通信、電子工程、微電子或相關(guān)專業(yè),性別不限;
3.熟練掌握pc機硬件基本接口、常用芯片和器件;
4.熟練掌握一種pc高級語言(c/vb/vc等);
5.熟練掌握至少一類單片機(51/pic/arm);
6.熟練掌握pcb設(shè)計工具(protel),有一定的pcb設(shè)計經(jīng)驗;
7.具有eeprom、flash、rfid工作經(jīng)驗者優(yōu)先;
8.具備基本數(shù)字電路設(shè)計,有使用vhdl或verilog設(shè)計、仿真經(jīng)驗;
9.具備通用可編程器件(cpld/fpga)開發(fā)基礎(chǔ)知識;
10.具備良好的團隊協(xié)作精神、溝通能力,有較強的自學(xué)能力和進取心。
