ic設(shè)計(jì)崗位職責(zé)（20篇范文）

第1篇 ic設(shè)計(jì)崗位職責(zé)

數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師

工作內(nèi)容:

1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架

2、完成模塊級設(shè)計(jì)文檔

3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)

4、確定驗(yàn)證方案,完成模塊級驗(yàn)證和系統(tǒng)級驗(yàn)證

5、根據(jù)評測方案,完成芯片評測,定位并解決評測問題

任職資格:

1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷

2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程

3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具

4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力

第2篇 ic數(shù)字邏輯設(shè)計(jì)工程師崗位職責(zé)

職位描述:崗位要求:1、電子、信息、通信、應(yīng)用數(shù)學(xué)、應(yīng)用物理等相關(guān)專業(yè)畢業(yè),全日制本科或以上學(xué)歷。2、有一年邏輯設(shè)計(jì)電路設(shè)計(jì)或驗(yàn)證經(jīng)驗(yàn)。3、有良好電路基礎(chǔ)知識(shí)和...

第3篇 ic設(shè)計(jì)工程崗位職責(zé)

數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師

工作內(nèi)容:

1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架

2、完成模塊級設(shè)計(jì)文檔

3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)

4、確定驗(yàn)證方案,完成模塊級驗(yàn)證和系統(tǒng)級驗(yàn)證

5、根據(jù)評測方案,完成芯片評測,定位并解決評測問題

任職資格:

1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷

2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程

3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具

4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力

第4篇 集成電路ic設(shè)計(jì)崗位職責(zé)

崗位職責(zé):

主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);

1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時(shí)序分析、可測性設(shè)計(jì);

2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;

3.制作ic芯片功能說明書;

4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作;

5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;

6.及時(shí)編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。

四、職位要求:

1、25-40歲,211統(tǒng)招本科,5年工作經(jīng)驗(yàn)。

2、豐富的ic設(shè)計(jì)經(jīng)驗(yàn)。

崗位職責(zé):

主要負(fù)責(zé)前端設(shè)計(jì),后端研發(fā),ic的設(shè)計(jì);

1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時(shí)序分析、可測性設(shè)計(jì);

2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改;

3.制作ic芯片功能說明書;

4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作;

5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì),提供技術(shù)支持;

6.及時(shí)編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料,實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。

四、職位要求:

1、25-40歲,211統(tǒng)招本科,5年工作經(jīng)驗(yàn)。

2、豐富的ic設(shè)計(jì)經(jīng)驗(yàn)。

第5篇 ic數(shù)字設(shè)計(jì)工程師崗位職責(zé)

數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師

工作內(nèi)容:

1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架

2、完成模塊級設(shè)計(jì)文檔

3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)

4、確定驗(yàn)證方案,完成模塊級驗(yàn)證和系統(tǒng)級驗(yàn)證

5、根據(jù)評測方案,完成芯片評測,定位并解決評測問題

任職資格:

1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷

2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程

3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具

4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力

第6篇 ic設(shè)計(jì)工程師崗位職責(zé)

數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師

工作內(nèi)容:

1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架

2、完成模塊級設(shè)計(jì)文檔

3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)

4、確定驗(yàn)證方案,完成模塊級驗(yàn)證和系統(tǒng)級驗(yàn)證

5、根據(jù)評測方案,完成芯片評測,定位并解決評測問題

任職資格:

1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷

2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程

3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具

4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力

第7篇 ic設(shè)計(jì)總監(jiān)崗位職責(zé)

ic設(shè)計(jì)總監(jiān) 廣州眾諾電子技術(shù)有限公司 廣州眾諾電子技術(shù)有限公司,眾諾,眾諾 、負(fù)責(zé)把控ic設(shè)計(jì)全流程數(shù)研發(fā)計(jì)劃;

3、負(fù)責(zé)對產(chǎn)品需求進(jìn)行分析和整理、關(guān)鍵技術(shù)預(yù)言、識(shí)別及研發(fā)攻關(guān)

4、負(fù)責(zé)ic設(shè)計(jì)部門的對外技術(shù)合作;

任職資格:

1、微電子或電子通信類相關(guān)專業(yè),本科及以上學(xué)歷,五年以上ic設(shè)計(jì)經(jīng)驗(yàn),有設(shè)計(jì)mcu經(jīng)驗(yàn)者優(yōu)先。

2、精通ic數(shù)字前端設(shè)計(jì)并熟悉后端設(shè)計(jì)流程,有綜合及時(shí)序分析的相關(guān)經(jīng)驗(yàn)。

3、有多款成功的產(chǎn)品流片經(jīng)驗(yàn)優(yōu)先。

4、具有豐富的ic正反向設(shè)計(jì)外部技術(shù)資源,在必要時(shí)組織對外合作。

5、有很強(qiáng)的團(tuán)隊(duì)組織和協(xié)調(diào)能力,能夠獨(dú)自帶領(lǐng)團(tuán)隊(duì)解決各種復(fù)雜問題。

第8篇 ic數(shù)字設(shè)計(jì)崗位職責(zé)

數(shù)字ic設(shè)計(jì)工程師 紫光同芯微電子有限公司 紫光同芯微電子有限公司,同方微電子,紫光同芯 數(shù)字ic設(shè)計(jì)工程師

工作內(nèi)容:

1、根據(jù)需求分析文檔,設(shè)計(jì)系統(tǒng)整體框架

2、完成模塊級設(shè)計(jì)文檔

3、根據(jù)設(shè)計(jì)文檔,確保設(shè)計(jì)的良好實(shí)現(xiàn)

4、確定驗(yàn)證方案,完成模塊級驗(yàn)證和系統(tǒng)級驗(yàn)證

5、根據(jù)評測方案,完成芯片評測,定位并解決評測問題

任職資格:

1、電子、微電子相關(guān)專業(yè)本科以上學(xué)歷

2、熟悉數(shù)字邏輯設(shè)計(jì),熟練掌握verilog語言,熟悉ic設(shè)計(jì)開發(fā)流程

3、熟悉arm體系架構(gòu)和amba總線,具備soc設(shè)計(jì)經(jīng)驗(yàn);熟練使用synopsys開發(fā)工具

4、掌握數(shù)字電路結(jié)構(gòu)的功能和特性,有較強(qiáng)的理論分析和動(dòng)手能力

第9篇 ic電路設(shè)計(jì)工程師崗位職責(zé)

工作職責(zé):

1、負(fù)責(zé)模擬ic電路設(shè)計(jì)和分析;

2、負(fù)責(zé)芯片模擬電路部分反向分析和仿真;

3、負(fù)責(zé)芯片模擬部分規(guī)格制定和可行性分析,編寫電路設(shè)計(jì)文檔;

4、協(xié)助版圖設(shè)計(jì)工程師完成模擬ic版圖設(shè)計(jì);

5、協(xié)助測試工程師制定測試方案;

職位要求:

1、微電子或電子通信類相關(guān)專業(yè),三年以上ic正向設(shè)計(jì)或者反向分析經(jīng)驗(yàn)。

2、熟悉模擬ic設(shè)計(jì)流程,熟練掌握pll、opa、bandgap、ad/da等基本電路。

3、扎實(shí)的電路理論知識(shí),ic設(shè)計(jì)理論基礎(chǔ),非常好的邏輯思維能力。

4、熟練使用cadence等eda設(shè)計(jì)工具和流程。

5、熟悉板級工藝和版圖分析。

6、有多款成功的產(chǎn)品流片經(jīng)驗(yàn)優(yōu)先。

第10篇 ic前端設(shè)計(jì)崗位職責(zé)

數(shù)字ic前端設(shè)計(jì) 主要職責(zé)

1、負(fù)責(zé)數(shù)?；旌蟟c中數(shù)字電路架構(gòu)選取、算法建模仿真、驗(yàn)證;

2、獨(dú)立或帶領(lǐng)團(tuán)隊(duì)數(shù)字電路設(shè)計(jì)流程,包括rtl代碼編寫、驗(yàn)證、綜合、時(shí)序檢查。

崗位要求:

1.有2年以上數(shù)字ic前端工作經(jīng)驗(yàn);

2.熟悉高速adc/dac、數(shù)字信號處理或jesd 204b控制電路;

3.熟悉數(shù)字集成電路前端設(shè)計(jì)流程,熟悉verilog等硬件電路設(shè)計(jì)語言,熟悉數(shù)字邏輯電路設(shè)計(jì)的相應(yīng)eda。 15薪

五險(xiǎn)一金,正常交按薪資

每天工作8小時(shí),雙休,加班情況適度,不會(huì)過夜。

蘇州 昆山市花橋鎮(zhèn)雙聯(lián)國際商務(wù)中心7幢6層

上海 浦東新區(qū)晨暉路258號中興智慧園 主要職責(zé)

1、負(fù)責(zé)數(shù)?；旌蟟c中數(shù)字電路架構(gòu)選取、算法建模仿真、驗(yàn)證;

2、獨(dú)立或帶領(lǐng)團(tuán)隊(duì)數(shù)字電路設(shè)計(jì)流程,包括rtl代碼編寫、驗(yàn)證、綜合、時(shí)序檢查。

崗位要求:

1.有2年以上數(shù)字ic前端工作經(jīng)驗(yàn);

2.熟悉高速adc/dac、數(shù)字信號處理或jesd 204b控制電路;

3.熟悉數(shù)字集成電路前端設(shè)計(jì)流程,熟悉verilog等硬件電路設(shè)計(jì)語言,熟悉數(shù)字邏輯電路設(shè)計(jì)的相應(yīng)eda。

第11篇 ic版圖設(shè)計(jì)崗位職責(zé)

職責(zé)描述:

1.本科學(xué)歷,電子/微電子相關(guān)專業(yè);

2.三年以上工作經(jīng)驗(yàn),熟悉ic設(shè)計(jì)基本流程;

3.熟練使用ic版圖設(shè)計(jì)工具(熟練virtuoso 61者優(yōu)先),熟悉cmos工藝流程;

4.有40nm或65nm設(shè)計(jì)經(jīng)驗(yàn)者更佳;

5.良好的英語讀寫能力;

6.能嚴(yán)格遵守公司及客戶公司的相關(guān)管理規(guī)章;

7.具有良好的溝通能力和團(tuán)隊(duì)合作精神,與同事及客戶同事相處融洽,吃苦耐勞。

第12篇 數(shù)字ic設(shè)計(jì)崗位職責(zé)及職位要求

數(shù)字ic設(shè)計(jì)職位要求

1.本科及以上學(xué)歷，半導(dǎo)體器件物理及微電子設(shè)計(jì)相關(guān)專業(yè)；

2.了解dram或flash電路設(shè)計(jì)，了解先進(jìn)技術(shù)節(jié)點(diǎn)標(biāo)準(zhǔn)單元庫設(shè)計(jì)，具有2年以上設(shè)計(jì)等相關(guān)經(jīng)驗(yàn)；

3.了解半導(dǎo)體期間物理和深亞微米cmos工藝，具有2年以上cis接口電路設(shè)計(jì)經(jīng)驗(yàn)；

4.具有dram或flash電路設(shè)計(jì)或cis接口電路相關(guān)設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；

5.工作認(rèn)真、踏實(shí)負(fù)責(zé)，具有良好的團(tuán)隊(duì)合作精神與目標(biāo)導(dǎo)向意識(shí)；

6.良好的英語聽說讀寫能力，能與國外來訪人員流利溝通；

7.熱情、耐心、敬業(yè)、勤奮，有責(zé)任感，具有良好的心理素質(zhì)和服務(wù)意識(shí)。

數(shù)字ic設(shè)計(jì)崗位職責(zé)

1.數(shù)字崗位：dram或flash電路設(shè)計(jì)，負(fù)責(zé)dram或flash集成電路數(shù)字電路驗(yàn)證，新型dram或flash的設(shè)計(jì)及測試，高性能dram或flash的設(shè)計(jì)、驗(yàn)證、集成和測試；

2.數(shù)字崗位：先進(jìn)技術(shù)節(jié)點(diǎn)標(biāo)準(zhǔn)單元庫設(shè)計(jì)，dtco設(shè)計(jì)與開發(fā)。

第13篇 ic設(shè)計(jì)經(jīng)理崗位職責(zé)

崗位職責(zé):

1、負(fù)責(zé)芯片部門的團(tuán)隊(duì)組織和技術(shù)建設(shè);

2、負(fù)責(zé)芯片反向和正向設(shè)計(jì)的項(xiàng)目組合管理;

3、負(fù)責(zé)芯片部門的對外技術(shù)合作;

4、參與重要項(xiàng)目評估并提出芯片反向和正向設(shè)計(jì)具體解決方案;

5、參與重要項(xiàng)目的具體設(shè)計(jì)工作并承擔(dān)技術(shù)骨干;

任職資格:

1、微電子或電子通信類相關(guān)專業(yè),本科及以上學(xué)歷,五年以上ic設(shè)計(jì)經(jīng)驗(yàn),有相關(guān)反向分析經(jīng)驗(yàn)者優(yōu)先考慮。

2、精通ic數(shù)字前段設(shè)計(jì)及相關(guān)設(shè)計(jì)工具并熟悉后端設(shè)計(jì)流程,有綜合及時(shí)序分析的相關(guān)經(jīng)驗(yàn)。

3、熟悉前端電路仿真分析和驗(yàn)證。

4、熟悉32位單片機(jī)和arm架構(gòu)者優(yōu)先。

5、有過32位單片機(jī)編譯器工作經(jīng)驗(yàn)者優(yōu)先。

6、有成功的正、反向開發(fā)經(jīng)驗(yàn),有多款成功的產(chǎn)品流片經(jīng)驗(yàn)優(yōu)先。

7、具有豐富的ic正反向設(shè)計(jì)外部技術(shù)資源,在必要時(shí)組織對外合作。

8、有很強(qiáng)的團(tuán)隊(duì)組織和協(xié)調(diào)能力,能夠獨(dú)自帶領(lǐng)團(tuán)隊(duì)解決各種復(fù)雜問題。

第14篇 ic模擬設(shè)計(jì)工程師崗位職責(zé)

職位描述:

設(shè)計(jì)高速模擬/混合信號ic,完成仿真和驗(yàn)證,撰寫設(shè)計(jì)文檔;

崗位要求

1、微電子或電子相關(guān)專業(yè),碩士及以上學(xué)歷;

2、設(shè)計(jì)過adc/dac,serdes,cdr,pll中的一種或多種;

3、能熟練使用eda軟件進(jìn)行電路、版圖設(shè)計(jì)和仿真;

4、具有扎實(shí)的信號和系統(tǒng)基礎(chǔ)。

工作區(qū)域:

蘇州、新加坡

第15篇 ic版圖設(shè)計(jì)工程師崗位職責(zé)

職責(zé)描述:

1.本科學(xué)歷,電子/微電子相關(guān)專業(yè);

2.三年以上工作經(jīng)驗(yàn),熟悉ic設(shè)計(jì)基本流程;

3.熟練使用ic版圖設(shè)計(jì)工具(熟練virtuoso 61者優(yōu)先),熟悉cmos工藝流程;

4.有40nm或65nm設(shè)計(jì)經(jīng)驗(yàn)者更佳;

5.良好的英語讀寫能力;

6.能嚴(yán)格遵守公司及客戶公司的相關(guān)管理規(guī)章;

7.具有良好的溝通能力和團(tuán)隊(duì)合作精神,與同事及客戶同事相處融洽,吃苦耐勞。

第16篇 集成電路ic設(shè)計(jì)工程師崗位職責(zé)、要求以及未來可以發(fā)展的方向

上班的公交ic卡，atm取錢的銀行卡，樓宇的門卡等等，在現(xiàn)代世界不可或缺，ic設(shè)計(jì)工程師就是一個(gè)從事ic開發(fā)的職業(yè)。隨著中國ic設(shè)計(jì)產(chǎn)業(yè)漸入佳境，越來越多的工程師加入到這個(gè)新興產(chǎn)業(yè)中。成為ic設(shè)計(jì)工程師所需門檻較高，往往需要有良好的數(shù)字電路系統(tǒng)及嵌入系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，了解arm體系結(jié)構(gòu)，良好的數(shù)字信號處理、音視頻處理，圖像處理及有一定的vlsi基礎(chǔ)。

集成電路ic設(shè)計(jì)工程師崗位職責(zé)

1.負(fù)責(zé)數(shù)字電路的規(guī)格定義、rtl代碼編寫、驗(yàn)證、綜合、時(shí)序分析、可測性設(shè)計(jì)；

2.負(fù)責(zé)進(jìn)行電路設(shè)計(jì)、仿真以及總體布局和修改；

3.制作ic芯片功能說明書；

4.負(fù)責(zé)芯片的開發(fā)和設(shè)計(jì)工作；

5.負(fù)責(zé)與版圖工程師協(xié)作完成版圖設(shè)計(jì)，提供技術(shù)支持；

6.及時(shí)編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。

集成電路ic設(shè)計(jì)工程師崗位要求

1.有扎實(shí)的電路基礎(chǔ)知識(shí)，有一定的集成電路工藝基礎(chǔ)，有較強(qiáng)的電路分析能力；

2.熟悉eda的電路設(shè)計(jì)、版圖設(shè)計(jì)及模擬工具；

3.熟悉模擬集成電路設(shè)計(jì)流程和設(shè)計(jì)方法；

4.熟悉模擬集成電路基本構(gòu)造模塊如adc/dac，pll，bandgap，op-amp，comparator，buffer等；

5.能夠設(shè)計(jì)相應(yīng)的集成電路；

6.具有團(tuán)隊(duì)合作能力，解決問題能力強(qiáng)。

集成電路ic設(shè)計(jì)工程師發(fā)展方向

可向以下方向發(fā)展：

1.技術(shù)經(jīng)理

2.電子技術(shù)研發(fā)工程師

3.it項(xiàng)目經(jīng)理

第17篇 數(shù)字ic前端設(shè)計(jì)崗位職責(zé)

數(shù)字ic前端設(shè)計(jì) 主要職責(zé)

1、負(fù)責(zé)數(shù)模混合ic中數(shù)字電路架構(gòu)選取、算法建模仿真、驗(yàn)證;

2、獨(dú)立或帶領(lǐng)團(tuán)隊(duì)數(shù)字電路設(shè)計(jì)流程,包括rtl代碼編寫、驗(yàn)證、綜合、時(shí)序檢查。

崗位要求:

1.有2年以上數(shù)字ic前端工作經(jīng)驗(yàn);

2.熟悉高速adc/dac、數(shù)字信號處理或jesd 204b控制電路;

3.熟悉數(shù)字集成電路前端設(shè)計(jì)流程,熟悉verilog等硬件電路設(shè)計(jì)語言,熟悉數(shù)字邏輯電路設(shè)計(jì)的相應(yīng)eda。 15薪

五險(xiǎn)一金,正常交按薪資

每天工作8小時(shí),雙休,加班情況適度,不會(huì)過夜。

蘇州 昆山市花橋鎮(zhèn)雙聯(lián)國際商務(wù)中心7幢6層

上海 浦東新區(qū)晨暉路258號中興智慧園 主要職責(zé)

1、負(fù)責(zé)數(shù)模混合ic中數(shù)字電路架構(gòu)選取、算法建模仿真、驗(yàn)證;

2、獨(dú)立或帶領(lǐng)團(tuán)隊(duì)數(shù)字電路設(shè)計(jì)流程,包括rtl代碼編寫、驗(yàn)證、綜合、時(shí)序檢查。

崗位要求:

1.有2年以上數(shù)字ic前端工作經(jīng)驗(yàn);

2.熟悉高速adc/dac、數(shù)字信號處理或jesd 204b控制電路;

3.熟悉數(shù)字集成電路前端設(shè)計(jì)流程,熟悉verilog等硬件電路設(shè)計(jì)語言,熟悉數(shù)字邏輯電路設(shè)計(jì)的相應(yīng)eda。

第18篇 ic設(shè)計(jì)驗(yàn)證工程師崗位職責(zé)

ic設(shè)計(jì)驗(yàn)證工程師 西安紫光國芯半導(dǎo)體有限公司 西安紫光國芯半導(dǎo)體有限公司,華芯半導(dǎo)體,西安紫光國芯,西安紫光國芯半導(dǎo)體有限公司,紫光國芯 以下招聘職位均為公司設(shè)計(jì)服務(wù)部門的工程師職位,為上海大型國際ic公司以及國內(nèi)頂端ic公司提供on-site設(shè)計(jì)服務(wù)。

西安紫光國芯的設(shè)計(jì)服務(wù)部門能夠提供高端設(shè)計(jì)服務(wù),具備從設(shè)計(jì)規(guī)格到芯片流片完整流程的設(shè)計(jì)經(jīng)驗(yàn),包括:設(shè)計(jì)實(shí)現(xiàn)、功能驗(yàn)證、綜合和dft、物理實(shí)現(xiàn)、時(shí)序和物理檢查、流片。公司在過去幾年中成功為客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設(shè)計(jì)和流片,幫助客戶低成本的、高效的實(shí)現(xiàn)產(chǎn)品化,是目前國內(nèi)最大的設(shè)計(jì)服務(wù)外包服務(wù)商,所服務(wù)的客戶均為國際知名大型芯片設(shè)計(jì)公司以及國內(nèi)頂端芯片設(shè)計(jì)公司,具備一流的技術(shù)及設(shè)計(jì)環(huán)境以及良好的文化氛圍,我們的員工在客戶端承擔(dān)核心技術(shù)板塊,使其可以快速穩(wěn)定成長。

我們各個(gè)業(yè)務(wù)板塊均提供先進(jìn)的設(shè)計(jì)開發(fā)環(huán)境,良好的企業(yè)文化以及人文關(guān)懷,優(yōu)厚的薪酬待遇,完善的休假體系,全面的社會(huì)及商業(yè)保險(xiǎn)。誠邀有志ic事業(yè)的人才加盟共同發(fā)展!

responsibilities:

1. according to the design specification, be responsible for the verification plan and verification objective definition.

2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.

3. work with random verification methodology(vmm, ovm, uvm, erm)

4. work as an independent verification engineers to check the design functionality at soc module level and chip level.

5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.

6. verilog or vhdl coding according to design specification or external/internal ip integration.

7. support the post simulation with gate-level verilog or vhdl net list.

requirements:

1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.

2. experience with verification language (specman/e-language, system-verilog, vera)

3. experience with rtl coding and simulators (modelsim, nc-sim).

4. basic knowledge of script language (perl, tcl, c-language and so on)

5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.

6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.

7. team oriented, love to work in young, international and highly motivated teams.

8. good command of english

第19篇 模擬ic設(shè)計(jì)工程師崗位職責(zé)

崗位職責(zé):

1. 負(fù)責(zé)根據(jù)客戶需求,制定產(chǎn)品的架構(gòu)設(shè)計(jì)和spec定義;

2. 負(fù)責(zé)完成相關(guān)電路的設(shè)計(jì),驗(yàn)證,測試,量產(chǎn)等具體工作;

3. 對產(chǎn)品的噪聲, 穩(wěn)定性, esd 性能等進(jìn)行提升;

4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);

5. 撰寫相關(guān)的技術(shù)文檔;

能力要求:

1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的設(shè)計(jì);

2. 具備獨(dú)立工作能力,有低噪聲電路或模擬數(shù)字轉(zhuǎn)換器設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;

3. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;

4. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;

5. 微電子、電子工程等相關(guān)專業(yè)碩士以上學(xué)歷;

6. cet6,良好的英語讀寫能力和文檔撰寫能力;

崗位職責(zé):

1. 負(fù)責(zé)根據(jù)客戶需求,制定產(chǎn)品的架構(gòu)設(shè)計(jì)和spec定義;

2. 負(fù)責(zé)完成相關(guān)電路的設(shè)計(jì),驗(yàn)證,測試,量產(chǎn)等具體工作;

3. 對產(chǎn)品的噪聲, 穩(wěn)定性, esd 性能等進(jìn)行提升;

4. 配合版圖設(shè)計(jì)工程師完成電路版圖設(shè)計(jì);

5. 撰寫相關(guān)的技術(shù)文檔;

能力要求:

1. 精通運(yùn)算放大器, 比較器, 鎖相環(huán), 模擬數(shù)字轉(zhuǎn)換器,電荷泵等模塊的設(shè)計(jì);

2. 具備獨(dú)立工作能力,有低噪聲電路或模擬數(shù)字轉(zhuǎn)換器設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先;

3. 熟悉半導(dǎo)體工藝流程,熟悉代工廠pdk等設(shè)計(jì)文件;

4. 有5年以上ic設(shè)計(jì)經(jīng)驗(yàn),熟練ic設(shè)計(jì)流程和eda工具;

5. 微電子、電子工程等相關(guān)專業(yè)碩士以上學(xué)歷;

6. cet6,良好的英語讀寫能力和文檔撰寫能力;

第20篇 資深ic設(shè)計(jì)工程師崗位職責(zé)

資深模擬ic設(shè)計(jì)工程師 1. 有功能模塊設(shè)計(jì)經(jīng)驗(yàn);

2、熟悉高速串行接口收發(fā)器、或射頻ic設(shè)計(jì)等;

3、熟悉cmos工藝特性;

4、精通晶體管和cmos工作原理;

5、精通常用模擬電路。

1. 有功能模塊設(shè)計(jì)經(jīng)驗(yàn);

2、熟悉高速串行接口收發(fā)器、或射頻ic設(shè)計(jì)等;

3、熟悉cmos工藝特性;

4、精通晶體管和cmos工作原理;

5、精通常用模擬電路。